經(jīng)典的分立差動放大器設計非常簡單，一個運算放大器和四電阻網(wǎng)絡有何復雜之處？

經(jīng)典的四電阻差動放大器如圖1所示，但是這種電路的性能可能不像設計人員想要的那么好。本文從實際生產(chǎn)設計出發(fā)，討論了與分立電阻相關的一些缺點，包括增益精度、增益漂移、交流共模抑制(CMR)和失調漂移等方面。

圖1. 經(jīng)典分立差動放大器

(資料圖片僅供參考)

該放大器電路的傳遞函數(shù)為：

若R1 = R3且R2 = R4，則公式1簡化為：

這種簡化有助于快速估算預期信號，但這些電阻絕不會完全相等。此外，電阻通常有低精度和高溫度系數(shù)的缺點，這會給電路帶來重大誤差。

例如，使用良好的運算放大器和標準的1%、100ppm/°C增益設置電阻，初始增益誤差最高可達2%，溫度漂移可達200ppm/°C。為解決這個問題，一種解決方案是使用單片電阻網(wǎng)絡實現(xiàn)精密增益設置，但這種結構很龐大且昂貴。除了低精度和顯著的溫度漂移之外，大多數(shù)分立差動運算放大器電路的CMR也較差，并且輸入電壓范圍小于電源電壓。此外，單片儀表放大器會有增益漂移，因為前置放大器的內部電阻網(wǎng)絡與接入RG引腳的外部增 益設置電阻不匹配。

解決所有這些問題的最佳辦法是使用帶內部增益設置電阻的差動放大器，例如AD8271。通常，這些產(chǎn)品由高精度、低失真運算放大器和多個微調電阻組成。通過連接這些電阻可以創(chuàng)建各種各樣的放大器電路，包括差動、同相和反相配置。芯片上的電阻可以并聯(lián)連接以提供更廣泛的選項。相比于分立設計，使用片內電阻可為設計人員帶來多項優(yōu)勢。

圖2. 增益誤差與溫度的關系——AD8271與分立解決方案比較

交流性能

在電路尺寸方面，集成電路比印刷電路板(PCB)小得多，因此相應的寄生參數(shù)也較小，對交流性能有利。例如，AD8271運算放大器的正負輸入端有意不提供輸出引腳。這些節(jié)點不連接到PCB上的走線，電容保持較低，從而提高環(huán)路穩(wěn)定性并優(yōu)化整個頻率范圍內的共模抑制。性能比較參見圖3。

圖3. CMRR與頻率的關系——AD8271與分立解決方案CMRR比較

差動放大器的一項重要功能是抑制兩路輸入的共模信號。參考圖1，如果電阻R1至R4不完全匹配（或者當增益大于1時，R1、R2和R3、R4的比率不匹配），那么部分共模電壓將被差動放大器放大，并作為V1和V2之間的有效差壓出現(xiàn)在VOUT處，其無法與實際信號相區(qū)分。如果電阻不理想，那么部分共模電壓將被差動放大器放大，并作為V1和V2之間的有效差壓出現(xiàn)在VOUT處，其無法與實際信號相區(qū)分。

差動放大器抑制這一部分電壓的能力稱為共模抑制。該參數(shù)可以表示為共模抑制比(CMRR)或轉換為分貝(dB)。分立解決方案的電阻匹配不如集成解決方案中的激光調整電阻匹配那么好，這可以從圖4中輸出電壓與CMV的關系曲線看出來。

圖4. 輸出電壓與共模電壓的關系——AD8271與分立解決方案比較

假設使用理想運算放大器，則CMRR為：

其中，d為差動放大器的增益，t為電阻容差。因此，對于單位增益和1%電阻，CMRR為50V/V或約34dB；使用0.1%電阻時，CMRR增加到54dB。即使采用具有無限大共模抑制的理想運算放大器，整體CMRR也會受電阻匹配的限制。某些低成本運算放大器具有60 dB至70 dB的最小CMRR，使誤差更為糟糕。

低容差電阻

放大器在其指定工作溫度范圍內通常表現(xiàn)良好，但必須考慮外部分立電阻的溫度系數(shù)。對于帶有集成電阻的放大器，電阻可以進行漂移調整和匹配。布局通常使電阻相互靠近，因此它們會一同漂移，從而降低其失調溫度系數(shù)。在分立情況下，電阻在PCB上散開，匹配情況也不如集成方案，產(chǎn)生的失調溫度系數(shù)會更差，如圖5所示。

圖5. 系統(tǒng)失調與溫度的關系——AD8271與分立解決方案比較

無論是分立式或是單芯片，四電阻差動放大器的使用都非常廣泛。由于只有一個器件放置在PCB上，而不是多個分立元件，因此可以更快速、更高效地構建電路板，并節(jié)省大量面積。

為了獲得穩(wěn)定且值得投入生產(chǎn)的設計，應仔細考慮噪聲增益、輸入電壓范圍和CMR（達到80dB或更高）。這些電阻均采用相同的低漂移薄膜材料制成，因此在一定溫度范圍內可提供出色的比例匹配。

關鍵詞：